

電気電子システム学科

コンピュータ工学 I

Part 3

Rev. 2020.02.02

情報処理技術者試験

情報処理技術者試験は、「情報処理の促進に関する法律」に基づき経済産業省が、情報処理技術者としての「知識・技能」が一定以上の水準であることを認定している国家試験です。

(<https://www.jitec.ipa.go.jp/> より引用)

外部検定試験による単位認定

詳細は、履修ガイドを参照

(2) 「情報科学セミナーⅠ・Ⅱ・Ⅲ」

外部検定試験	認定科目	単位数		科目群	対象学科
<ul style="list-style-type: none"> ドットコムマスターアドバンス試験 (ドットコムマスターシングルスター試験) ITパスポート試験 情報セキュリティマネジメント試験 のうちいずれかの試験 	情報科学セミナーⅠ	2		専門教育 科目	教育学部・経営学部・獣医学部を除く全学科 (情報工学科は2年生以上ITコースのみ)
情報活用試験1級	情報科学セミナーⅠ	2			
プログラマ認定 システムエンジニア認定	情報科学セミナーⅡ	2			
基本情報技術者試験	情報科学セミナーⅠ	2	4		教育学部・経営学部・獣医学部を除く全学科
	情報科学セミナーⅡ	2			
ソフトウェア開発技術者試験 または応用情報技術者試験 以上のレベルの試験 *	情報科学セミナーⅠ	2	6		
	情報科学セミナーⅡ	2			
	情報科学セミナーⅢ	2			

コンピュータの基本構成とCPU

✦ 内容

- ① CPUの構成要素
- ② 命令サイクル
- ③ アセンブリ言語
- ④ アドレッシング方式
- ⑤ CPUの高速化
- ⑥ CPUの性能評価

コンピュータの構成装置

❖ 中央処理装置(CPU)

主記憶装置から命令を読み込み、実行を行う。

❖ 主記憶装置


CPUで実行するプログラム(命令の集合)やデータを記憶する。

❖ 補助記憶装置

❖ 入力装置

❖ 出力装置


プログラムの実行



バス方式

バス

コンピュータ内の各装置がデータ通信に用いる共通の通信経路



バスによる装置間の通信



バスの種類

❖ データバス

データを送る。

❖ アドレスバス

主記憶装置のアドレス(番地)を送る。

❖ コントロールバス

データの読み書きの制御信号を送る。

主記憶装置

⋮	⋮
100	2E
101	93
102	00
103	3C
104	56
105	2A
⋮	⋮

アドレス(番地)

記憶場所

数値化された命令やデータを記憶

主記憶装置内のデータを読み書きするときは、対象のデータのアドレスを指定する必要がある。

機械語とアセンブリ言語

CPUの機能	命令番号	命令語
データ転送	10	LD
加算	24	ADDA
減算	25	SUBA
論理積	34	AND
論理和	35	OR

機械語 アセンブリ言語

CPUの機能1つ1つに命令番号が与えられている。

CPUの構成要素

✦ レジスタ

略称	名称
MDR	記憶データ用レジスタ
MAR	記憶番地指定用レジスタ
PC	プログラムカウンタ
IR	命令レジスタ
GR0~GR7	汎用レジスタ
FR	フラグレジスタ


CPUの構成要素

重要


✦ その他装置

略称・名称	働き
ALU	算術演算や論理演算を行う
命令デコーダ	命令番号を解読し、各装置を制御する
コントロールユニット	コントロールバスに制御信号を送る

命令デコーダとALU



減算を行う場合



命令サイクル


1つの命令を実行する手順

- ① 命令読み出し 過程 (fetch)
- ② 命令解読 過程 (decode)
- ③ 命令実行 過程 (execute)
- ④ 結果書き込み 過程 (writeback)

CPUの違いによって部分的に異なる場合があるので注意が必要。


命令読み出し

重要




命令読み出し

重要



命令解読

重要




アドレスバス

データバス

コントロールバス

命令実行

重要



GR0 + GR1 を計算する場合


アドレスバス

データバス

コントロールバス

結果書き込み

重要



計算結果をGR1に書き込む場合

アドレスバス


データバス

コントロールバス

主記憶装置への書き込み

重要


100番地にGR1
の値を書き込む
場合



アドレスバス

データバス


コントロールバス




主記憶装置からの読み出し

重要

100番地の値を
GR1へ読み出す
場合



アドレスバス
データバス
コントロールバス



命令読出し過程の手順


レジスタ **PC** に格納されている番地をレジスタ **MAR** に移す。続いて、その値を **アドレス** バスを経由して主記憶装置に送る。主記憶装置から読み出した命令は、**データ** バスを経由して、レジスタ **MDR** に送り、その後、レジスタ **IR** に格納する。この処理の間にレジスタ **PC** の値に 1 を加算する。

アセンブリ言語

CASL II を取り扱う。

- ❖ データ転送命令
- ❖ 算術演算命令(加算、減算)
- ❖ 分岐命令
- ❖ 算術比較命令

命令の記述



LD (ロード)

重要

レジスタ、または、主記憶装置内の値を、指定したレジスタに読み出す。

LD r1, r2

レジスタr1 ← レジスタr2の値

LD r1, adr

レジスタr1 ← adr番地の値

ST (ストア)

重要

レジスタの値を、主記憶装置内の指定したアドレスに書き込む。

ST r1, adr

adr番地 ← レジスタr1の値

LAD (ロード アドレス)


重要

レジスタに定数(番地)を代入する。


```
LAD r1, adr
```

```
レジスタr1 ← adr
```


データ転送命令のまとめ




CPUの概略図




LD GR0,GR2 の実行




LD GR7,50 の実行



ST GR0,50 の実行



LAD GR1,50 の実行



MARとMDRの値(LDの場合)

LD GRO, 100

MDR

22

MAR

100

100番地

22

101番地

10

102番地


15

103番地

34

MARとMDRの値(STの場合)

ST GR2, 101



ADDA (算術加算)

重要

2つの値の加算結果をレジスタに書き込む。

ADDA r1, r2

レジスタr1 ← r1の値 + r2の値

ADDA r1, adr

レジスタr1 ← r1の値 + adr番地の値

SUBA (算術減算)

重要

2つの値の減算結果をレジスタに書き込む。


SUBA r1, r2

レジスタr1 ← r1の値 − r2の値


SUBA r1, adr

レジスタr1 ← r1の値 − adr番地の値


ADDA GR1,60 の実行



ADDA GR0,GR2 の実行



ADDA GR0,GR2 の実行




x=a+b を計算するプログラム

主記憶装置

番地	変数
100	a
101	b
102	x

- ① GR0に変数 a の値を移す。
- ② GR0に変数 b の値を加算。
- ③ GR0の値を変数 x に移す。



アセンブリ言語プログラム

- ① LD GR0, 100
- ② ADDA GR0, 101
- ③ ST GR0, 102

$x = a + b - c$ を計算するプログラム

主記憶装置


番地	変数
100	a
101	b
102	c
103	x

- ① GR0 に変数 a の値を移す。
- ② GR0 に変数 b の値を加算。
- ③ GR0 から変数 c の値を減算。
- ④ GR0 の値を変数 x に移す。

アセンブリ言語プログラム

- ① LD GR0, 100
- ② ADDA GR0, 101
- ③ SUBA GR0, 102
- ④ ST GR0, 103

CPU



実効アドレスと指標レジスタ

重要

LD r1, adr

レジスタr1 ← adr番地の値

実効アドレス


処理対象のアドレス

LD r1, adr, x ^{指標レジスタ} GR1~GR7のどれか

レジスタr1 ← (adr+レジスタx)番地の値

実効アドレス

LD GR0,90,GR2 の実行



指標レジスタを用いた命令記述

重要

LD r1, adr, x

レジスタr1 ← (adr + レジスタx)番地の値


LAD r1, adr, x

レジスタr1 ← (adr + レジスタx)

ST r1, adr, x

(adr + レジスタx)番地 ← レジスタr1の値

配列の読み書きへの応用



配列 a の先頭番地が 100 であるとき、 $a[i]$ が記憶されている番地は、 $(100+i)$ 番地になる。

※ 配列要素の大きさは 1byte とする。

i の値が GR1 に格納されているとすると、 $a[i]$ の値を GR0 へ読み出す命令は、


```
LD GR0, 100, GR1
```

アドレス指定方式

- ♣ 直接アドレス指定
- ♣ 間接アドレス指定
- ♣ 相対アドレス指定
- ♣ 指標アドレス指定
- ♣ 即値アドレス指定


直接アドレス指定

オペランドのアドレス部の値を実効アドレスとする。




間接アドレス指定

オペランドのアドレス部に、実効アドレスを格納しているアドレスを格納する。




相対アドレス指定

オペランドのアドレス部の値に、PCの値を加算したものを実効アドレスとする。



指標アドレス指定

オペランドのアドレス部の値に、指標レジスタの値を加算したものを実効アドレスとする。



即値アドレス指定

オペランドのアドレス部にデータそのものを格納する。

オペランド

命令

データ

データ = 実効アドレス

例 LAD GR1, 30

主記憶装置

101

102

103

104

105

106




スタック

データを一時的に蓄えておくための主記憶装置上の記憶場所。

後入れ先出し方式(LIFO)

Push
データを入れる



Pop
データを取り出す

PUSH/POP

PUSH adr

adr(定数)をスタックへ入れる。

PUSH adr, x


(adr+レジスタx)をスタックへ入れる。

POP r1


スタックから取り出した値をレジスタr1へ書き込む。

キュー


データを一時的に蓄えておく方式の一つ。
先入れ先出し方式(FIFO)




プログラムの流れ (逐次実行と分岐)



逐次実行



ジャンプ



繰り返し

分岐命令の種類

重要

✿ 無条件分岐

✿ 条件分岐

✿ 負分岐

✿ 正分岐

✿ 零分岐

✿ 非零分岐

無条件分岐

重要

命令を読み出すアドレスを強制的に変更して、プログラムの流れを変える。

JUMP adr

PC(プログラムカウンタ) ← adr


次に実行する命令は、adr番地から読み出される。

ラベル

アドレスの代わりとして使う識別記号。

プログラムの作成時にアドレスの値を考える必要がなくなる。プログラムが読みやすくなる。

100	LD GR0, 200
102	JUMP 110
110	ST GR0, 201
200	DC 5
201	DS 1



	LD GR0, <i>A</i>
	JUMP <i>X</i>
<i>X</i>	ST GR0, <i>B</i>
<i>A</i>	DC 5
<i>B</i>	DS 1

フラグレジスタ(FR)

重要

演算の結果の値や、データ転送した値の状態を示すレジスタ。

3つのフラグ(各1bit)から構成される。

FR



フラグ

重要

SF(サインフラグ)

値が $\begin{cases} \text{負の数} \text{のとき} & \rightarrow 1 \\ 0 \text{または正の数} \text{のとき} & \rightarrow 0 \end{cases}$

ZF(ゼロフラグ)

値が $\begin{cases} 0 \text{のとき} & \rightarrow 1 \\ 0 \text{以外} \text{のとき} & \rightarrow 0 \end{cases}$

OF(オーバーフローフラグ)

値が $\begin{cases} \text{有効bitを越えたとき} & \rightarrow 1 \\ \text{有効bitを越えないとき} & \rightarrow 0 \end{cases}$

フラグの値

重要

	演算結果の値		
	正の数	0	負の数
SF (サインフラグ)	0	0	1
ZF (ゼロフラグ)	0	1	0

算術比較命令

重要

2つの値の減算結果からFRを設定する。
減算結果の値は残さない。

CPA r1, r2


r1 - r2の結果からFRを設定する。

CPA r1, adr

r1 - adr番地の値の結果からFRを設定する。

条件分岐命令

FRの値を参照して、分岐するか、しないかを決定する。



条件分岐命令

JMI adr 負分岐

負 ($SF=1$) のとき、 $PC \leftarrow \text{adr}$

JPL adr 正分岐

正 ($SF=0, ZF=0$) のとき、 $PC \leftarrow \text{adr}$

JZE adr 零分岐

0 ($ZF=1$) のとき、 $PC \leftarrow \text{adr}$

JNZ adr 非零分岐

0でない ($ZF=0$) のとき、 $PC \leftarrow \text{adr}$

算術比較と条件分岐の使用

$GR0 < GR1$ のとき、X番地に分岐



$GR0 - GR1 < 0$ のとき、X番地に分岐




$GR0 - GR1$ を計算
計算結果が負の値のとき、X番地に分岐




```
CPA GR0, GR1  
JMI X
```

条件分岐の使用

if文型



do-while文型




if文型は、C言語などとは異なり、条件が成立するときにジャンプすることに注意。


条件分岐と無条件分岐の使用

参考

if-else文型



while文型



CPUの性能評価

CPUの処理能力を表す指標

✦ 平均命令実行時間

✦ MIPS

✦ FLOPS

平均命令実行時間

重要

1つの命令の実行に要する時間の平均値。

$$\text{平均命令実行時間} = \frac{\text{CPUの処理時間}}{\text{実行命令数}}$$

20万個の命令の実行に、0.5秒かかったとすると、

$$\begin{aligned}\text{平均命令実行時間} &= \frac{5 \times 10^{-1}}{2 \times 10^5} = 2.5 \times 10^{-6} \text{ 秒} \\ &= 2.5 \text{ マイクロ秒}\end{aligned}$$

MIPS

重要

1秒間に実行できる命令数(百万単位)。

$$\begin{aligned} \text{MIPS} &= \frac{\text{実行命令数}}{\text{CPUの処理時間}} \times 10^{-6} \\ &= \frac{1}{\text{平均命令実行時間} \times 10^6} \end{aligned}$$

平均命令実行時間が2.5マイクロ秒のとき、

$$\text{MIPS} = \frac{1}{2.5 \times 10^{-6} \times 10^6} = 0.4 \text{ MIPS}$$

FLOPS

重要

1秒間に実行できる浮動小数点数演算の数。

コンピュータの数値計算能力を表す指標として使われる。

パソコン用CPU

100~500 GFLOPS

GPU(グラフィックス プロセッサ)

1~100 TFLOPS

P	ペタ	10^{15}	千兆
T	テラ	10^{12}	一兆
G	ギガ	10^9	十億
M	メガ	10^6	百万
K	キロ	10^3	千

CPUアーキテクチャ

❖ CISC 複雑命令セットコンピュータ

1つの命令で複雑な処理を実行できる。
組み込まれている命令数は多い。

❖ RISC 縮小命令セットコンピュータ

1つの命令は単純な処理だけを行う。
組み込まれている命令数は少ない。

現在は、両者の長所を合わせ持つCPUが開発されてきている。

CISCとRISCの特徴

	CISC	RISC
利点	小さいプログラムで、複雑な処理が行える。	命令の実行時間が短く、どれも同じ長さである。 CPUの回路構造が簡単になる。
欠点	命令の実行時間が長く、命令ごとに時間が違う。 CPUの回路構造が複雑になる。	複雑な処理をしたいとき、プログラムが大きくなる。
用途	パソコン用CPUなど	組み込み機器用小型マイコンなど

CPUの高速化法

基本的に、CPUの動作クロック周波数に比例して、CPUの処理速度は速くなる。

他の高速化技術


- ✦ パイプライン処理
- ✦ マルチプロセッサ, マルチコア
- ✦ SIMD演算

パイプライン処理

複数の命令を並行して実行することで、処理速度を上げる。


- ① 命令読み出し
- ② 命令解読
- ③ 命令実行
- ④ 結果書き込み

逐次処理



パイプライン処理

命令サイクルの過程を並行に実行



マルチプロセッサ／マルチコア


❖ マルチプロセッサ

1台のコンピュータの中に複数のCPUを搭載する。



❖ マルチコア


1個のCPUの中に複数のCPUコアを搭載する。



SIMD方式

重要

1つの命令で複数のデータを処理することにより、処理速度を上げる。



スーパーコンピュータ

Summit (アメリカ)

スパコンランキングTOP500で、現在1位。

計算性能 200PFLOPS (2×10^{17} FLOPS)

9216 CPUs (IBM Power9, 22 Cores)

27648 GPUs (NVIDIA Tesla V100)

その他のスーパーコンピュータ

京 (日本) 10PFLOPS (2019年に運用終了)

神威・太湖之光 (中国) 93PFLOPS

天河二号 (中国) 33PFLOPS

定期試験

日時 2020年2月6日 9時10分

出題範囲

- CPUの構成要素と働き。命令サイクル
- アセンブリ言語の記述。実効アドレス
- フラグと分岐処理
- CPUの高速化、CPUの性能評価
- 中間試験範囲から基礎的問題

昨年度の試験問題は、mylogの授業資料からダウンロードできます。