


コンピュータ工学 I


Rev. 2018.12.03

コンピュータ工学とは

コンピュータを実現するための技術について、ハードウェアとソフトウェアの両面から研究する学問。



カリキュラム体系



コンピュータ工学 I の内容

✦ 学習の目標

CPUの構造と動作の仕組みを理解する。

✦ 学習の内容

- ① 数と文字の表現方法
- ② 論理回路の設計
- ③ CPUの構成要素
- ④ アセンブリ言語とCPUの動作

レポート課題、試験について

✦ 確認テスト

毎回の講義後に、MOMO Campusで確認テストに解答すること。(1週間以内)

✦ レポート課題 全3回

✦ 試験

中間評価試験(第9回講義中)

最終評価試験(第16回)

数と文字の表現方法

✦ 内容

- ① 2進数、16進数、基数変換
- ② 負の数の表現方法
- ③ 演算(加算、減算、シフト演算)
- ④ 実数の表現方法
- ⑤ 文字の表現方法

データの記憶・伝達

電気の2状態



2進数

1

0

101110001110011111010100001101

2進数に変換

数値データ

数値化

音声データ

画像データ

文章データ

2018 2.718281828
-322 6.0221×10^{23}

数をかぞえる

2進数 0 1

4進数 0 1 2 3

8進数 0 1 2 3 4 5 6 7

10進数 0 1 2 3 4 5 6 7 8 9

16進数 0 1 2 3 4 5 6 7 8 9 A B C D E F

数字として使う

2進数表記では桁数が多くなるので、便宜上、16進数で表記して桁数を少なくする。

進数対応表①

10進数	2進数	4進数	8進数	16進数
0	0	0	0	0
1				
2				
3				
4				
5				
6				
7				
8				

進数対応表①

10進数	2進数	4進数	8進数	16進数
0	0	0	0	0
1	1	1	1	1
2	10	2	2	2
3	11	3	3	3
4	100	10	4	4
5	101	11	5	5
6	110	12	6	6
7	111	13	7	7
8	1000	20	10	8

桁上がり

進数対応表②

10進数	2進数	4進数	8進数	16進数
8	1000	20	10	8
9	1001	21	11	9
10	1010	22	12	A
11	1011	23	13	B
12	1100	30	14	C
13	1101	31	15	D
14	1110	32	16	E
15	1111	33	17	F
16	10000	100	20	10

桁上がり

進数対応表③

10進数	2進数	4進数	8進数	16進数
16	1 0000	1 00	20	10
17	1 0001	1 01	21	11
18	1 0010	1 02	22	12
19	1 0011	1 03	23	13
20	1 0100	1 10	24	14
21	1 0101	1 11	25	15
22	1 0110	1 12	26	16
23	1 0111	1 13	27	17
24	1 1000	1 20	30	18

進数対応表④

10進数	2進数	4進数	8進数	16進数
24	1 1000	1 20	30	18
25	1 1001	1 21	31	19
26	1 1010	1 22	32	1A
27	1 1011	1 23	33	1B
28	1 1100	1 30	34	1C
29	1 1101	1 31	35	1D
30	1 1110	1 32	36	1E
31	1 1111	1 33	37	1F
32	100000	2 00	40	20

2、4、8、16進数の相互変換

2進数 2桁 \leftrightarrow 4進数 1桁

2進数 3桁 \leftrightarrow 8進数 1桁

2進数 4桁 \leftrightarrow 16進数 1桁

1 1 1 0 1 \rightarrow 131

1 1 1 0 1 \rightarrow 35

1 1 1 0 1 \rightarrow 1D

数の表現

✦ 数の表記


$N_{(p)}$: p 進数の数値 N

基数

✦ 基数変換

ある基数の数値を、別の基数の表記
に変える。

基数変換の必要性



p進数整数部 → 10進数

10進数を $N_{(10)}$ 、

p 進数整数部を $d_n d_{n-1} \cdots d_1 d_0 (p)$ と
する。 ($n \geq 0$)

$$N = d_n \cdot p^n + d_{n-1} \cdot p^{n-1} + \cdots + d_1 \cdot p^1 + d_0$$

p進数小数部 → 10進数

p進数小数部を $0.d_{-1}d_{-2}\cdots d_m (p)$ とする。 ($m < 0$)

$$N = d_{-1} \cdot p^{-1} + d_{-2} \cdot p^{-2} + \cdots + d_m \cdot p^m$$

p進数実数→10進数

重要

10進数を $N_{(10)}$ 、 p 進数を

$d_n d_{n-1} \cdots d_1 d_0 \cdot d_{-1} d_{-2} \cdots d_{m+1} d_m (p)$

とする。 $(n \geq 0 > m)$

$$N = d_n \cdot p^n + d_{n-1} \cdot p^{n-1} + \cdots + d_1 \cdot p^1 + d_0 \\ + d_{-1} \cdot p^{-1} + d_{-2} \cdot p^{-2} + \cdots + d_m \cdot p^m$$

10進数整数部 → p進数

重要

$$\begin{array}{r} p \) \ N_{(10)} \quad \text{余り} \\ \hline p \) \ q_0 \quad \cdots \ d_0 \\ \hline p \) \ q_1 \quad \cdots \ d_1 \\ \hline \quad \vdots \quad \quad \quad \vdots \\ p \) \ q_{n-1} \quad \cdots \ d_{n-1} \\ \hline \quad \quad 0 \quad \cdots \ d_n = q_{n-1} \end{array}$$

p で割ったときの余りを求めることを繰り返す。

$$N_{(10)} = d_n d_{n-1} \cdots d_1 d_0 (p)$$

原理

$$N_{(10)} \leftrightarrow d_n d_{n-1} \cdots d_2 d_1 d_0 (p)$$

$$N = d_n \cdot p^n + d_{n-1} \cdot p^{n-1} + \cdots + d_2 \cdot p^2 + d_1 \cdot p + d_0$$

$$= p \cdot (d_n \cdot p^{n-1} + d_{n-1} \cdot p^{n-2} + \cdots + d_2 \cdot p + d_1) + d_0$$

$N \div p$ の商

$N \div p$ の余り

N を p で繰り返し割っていけば、
その余りから d_0, d_1, \dots, d_n が順番に求まる。

重要

10進数小数部 \rightarrow p進数

$$N \times p = a_0 + b_0$$

$$b_0 \times p = a_1 + b_1$$

$$b_1 \times p = a_2 + b_2$$

\vdots

$b_n = 0$ になるまで続ける。

$$0 < N_{(10)} < 1$$

a_i 整数部

b_i 小数部

小数部に p を掛けることを繰り返す。

$$N_{(10)} = 0.a_0a_1 \cdots a_n (p)$$

基数変換まとめ

❖ p 進数 \rightarrow 10進数

p 進数の k 桁目の値 d_k に p^k を掛けて
総和を取る。1の位が0桁目になる。

❖ 10進数 \rightarrow p 進数

整数部を p で繰り返し割っていき、最後の
余りを左端にして順に並べる。

小数部に p を繰り返し掛けていき、最初の
整数値を左端にして順に並べる。

2進数

重要

MSB (最上位bit)

LSB (最下位bit)

1 0 1 0 **1** (2)

bit 2進数の1桁

8 bit = 1 byte

n bitの2進数は、 2^n 個の数を表現できる。

2進数の加算

♣ 基本演算

$$\begin{array}{r} 0 \\ + 0 \\ \hline 0 \end{array}$$

$$\begin{array}{r} 1 \\ + 0 \\ \hline 1 \end{array}$$

$$\begin{array}{r} 1 \\ + 1 \\ \hline 10 \end{array}$$

$$\begin{array}{r} 1 \\ 1 \\ + 1 \\ \hline 11 \end{array}$$

bit数の制限

コンピュータの記憶容量は有限



数値1個のbit数(桁数)に上限がある

- ❖ bit数が分かるように、MSBまでを0で埋めて表記する。
- ❖ MSBを越えた(オーバーフローした)bitの情報は捨てる。

シフト演算

- ❖ 2進数の全bitを左または右に移動する。
- ❖ MSBまたはLSBを越えたbitの情報は捨てる。

n bit 左シフト $\rightarrow 2^n$ 倍になる。

n bit 右シフト $\rightarrow \frac{1}{2^n}$ 倍になる。

※MSBやLSBを越えない範囲で

2進数の乗算

シフト演算と加算の組み合わせで実現できる。

$$\begin{array}{r} 111 \\ \times 101 \\ \hline 111 \\ + 11100 \\ \hline 100011 \end{array}$$

111を0 bit左シフト
111を2 bit左シフト
答え

負の整数

コンピュータは 0 と 1 しか使えない。



+と-の符号が存在しない

✦ 負の数の表現方法

- ① 符号絶対値法
- ② 1の補数
- ③ 2の補数

符号絶対値法

MSBを符号として用いる。

0 0 0 1 1 1

重要

符号bit

0 → + 正の数、または、0

1 → - 負の数

1の補数

❖ 1の補数とは

2進数 x の1の補数を \bar{x} とするとき、

$$x + \bar{x} = 111\cdots 1 \quad (2)$$

となる。

❖ 求め方

重要

x の0を1に、1を0に置き換える。

(bit反転)

2の補数

❖ 2の補数とは

2進数 x の2の補数を x' とするとき、

$$x + x' = 100 \cdots 0_{(2)}$$

となる。

❖ 求め方

重要

x の1の補数に1を加算する。

負の数は、2の補数を用いて表す。

コンピュータでの整数の表現方法

n bitの2進数は、 2^n 個の数を表現できる。

✧ 符号なし2進数

MSBを符号bitとしない。

$$0 \leq x \leq 2^n - 1$$

✧ 符号つき2進数

MSBを符号bitとする。

$$-2^{n-1} \leq x \leq 2^{n-1} - 1$$

コンピュータにおける減算の方法

減算は、**負の数との加算に置き換えて**
計算する。

$$5 - 3 =$$



$$5 + (-3) =$$

5 + (-3)の計算

$$5_{(10)} = 0101_{(2)}$$

$$3_{(10)} = 0011_{(2)}$$

0011₍₂₎の2の補数は

$$1101_{(2)}$$

したがって、

$$-3_{(10)} = 1101_{(2)}$$

$$\begin{array}{r} 0101 \\ + 1101 \\ \hline 10010 \end{array}$$

$$\begin{aligned} \text{答えは } & 0010_{(2)} \\ & = 2_{(10)} \end{aligned}$$


コンピュータ設計の方針

♣ 良いコンピュータとは？


- 高速
- 小型
- 低コスト

コンピュータの回路の無駄を省き、可能な限り小さく構成する。

加減算回路の構成①



加減算回路の構成②



コンピュータでの実数の表現方法

❖ 固定小数点数

小数点の位置を特定のbit間に固定する。


整数は、小数部のない固定小数点数

bit数より桁数の多い整数や小数が表現できない。

❖ 浮動小数点数

仮数部と指数部に分けて数値を表現する。

单精度浮動小数点数



$$N = (-1)^S \times 1.M_{(2)} \times 2^{E-127}$$

C言語の変数型(参考)

整数型(固定小数点数)

型名	bit数	表現できる数値の範囲
char	8	-128~127
short	16	-32,768~32,767
long (int)	32	-2,147,483,648~2,147,483,647

実数型(浮動小数点数)

型名	bit数	仮数のbit数	指数の範囲
float	32	23	2の-126~127乗
double	64	52	2の-1022~1023乗

整数(固定小数点数)同士の計算

$$\begin{array}{r} 0011101 \\ + 0000110 \\ \hline 0100011 \end{array}$$

bitの並びを変えずに計算ができる。

計算処理が単純 ➡ 計算が速い

実数(浮動小数点数)同士の計算

$$\begin{array}{r} 1.1101 \times 2^5 \\ + 1.1000 \times 2^3 \\ \hline \end{array} \quad \rightarrow \quad \begin{array}{r} 1.1101 \times 2^5 \\ + 0.0110 \times 2^5 \\ \hline 10.0011 \times 2^5 \\ \downarrow \\ 1.0001 \times 2^6 \end{array}$$

指数の値を揃えてから
計算する。

計算処理が複雑 ➡ 計算が遅い

数値表現の長所と短所

固定小数点数

表現できる数値の
範囲が狭い

計算が速い

浮動小数点数

表現できる数値の
範囲が広い

計算が遅い

誤差問題

❖ 丸め誤差

小数点以下の下位の桁を削除することにより誤差が生じる。

❖ 情報落ち

絶対値の大きい数と小さい数の加減算をするとき、小さい数が計算結果に反映されない。

❖ 桁落ち

ほぼ等しい数の減算をするとき、有効桁数が大幅に失われる。

8bit JISコード

ASCIIコード

上位 4bit

文字コード

41 (16)

下位 4bit

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0				0	@	P	`	p				ー	タ	ミ		
1			!	1	A	Q	a	q			。	ア	チ	ム		
2			"	2	B	R	b	r			「	イ	ツ	メ		
3			#	3	C	S	c	s			」	ウ	テ	モ		
4			\$	4	D	T	d	t			、	エ	ト	ヤ		
5			%	5	E	U	e	u			・	オ	ナ	ユ		
6			&	6	F	V	f	v			ヲ	カ	ニ	ヨ		
7			'	7	G	W	g	w			ア	キ	ヌ	ラ		
8			(8	H	X	h	x			イ	ク	ネ	リ		
9)	9	I	Y	i	y			ウ	ケ	ノ	ル		
A			*	:	J	Z	j	z			エ	コ	ハ	レ		
B			+	;	K	[k	{			オ	サ	ヒ	ロ		
C			,	<	L	¥	l				ヤ	シ	フ	ワ		
D			-	=	M]	m	}			ユ	ス	ヘ	ン		
E			.	>	N	^	n	~			ヨ	セ	ホ	`		
F			/	?	O	_	o				ッ	ソ	マ	°		

16bit JISコード

16bit

8bit

東京City

456C

357E

43

69

74

6F (16)

E1

5~

C

i

t

y

コードの種類を誤ると、文字化けが起こる。

16bit JISコード

16bit

8bit

東京City

456C

357E

43

69

74

6F

(16)

1B2442

16bitコード開始

1B284A

8bitコード開始

制御コードを
埋め込む

16bit シフトJISコード

16bit

東京

8bit

City

938C

8B9E

43

69

74

6F

(16)

未定義

未定義

City

上位8bitに未定義域コードを使う。

未定義域コードとは

上位 4bit


下位 4bit

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F		
0				0	@	P	`	p	未定義域		ー	タ	ミ	未定義域				
1			!	1	A	Q	a	q			。	ア	チ		ム			
2			"	2	B	R	b	r			「	イ	ツ		メ			
3			#	3	C	S	c	s			」	ウ	テ		モ			
4			\$	4	D	T	d	t			、	エ	ト		ヤ			
5			%	5	E	U	e	u			・	オ	ナ		ユ			
6			&	6	F	V	f	v			ヲ	カ	ニ		ヨ			
7			'	7	G	W	g	w			ア	キ	ヌ		ラ			
8			(8	H	X	h	x			イ	ク	ネ		リ			
9)	9	I	Y	i	y			ウ	ケ	ノ		ル			
A			*	:	J	Z	j	z			エ	コ	ハ		レ			
B			+	;	K	[k	{			オ	サ	ヒ		ロ			
C			,	<	L	¥	l				ヤ	シ	フ		ワ			
D			-	=	M]	m	}			ユ	ス	ヘ		ン			
E			.	>	N	^	n	~			ヨ	セ	ホ		ン			
F			/	?	O	_	o				ツ	ソ	マ		ン			

ユニコード(UNICODE)

多国語に対応するため、世界中の主要な文字や記号をまとめた文字コード

ビットマップ(白黒画像)



→ 0001 0000 0100 → 104
→ 0000 1000 1000 → 088
→ 0001 1111 1100 → 1FC
→ 0011 0111 0110 → 376
→ 0111 1111 1111 → 7FF
→ 0101 1111 1101 → 5FD
→ 0101 0000 0101 → 505
→ 0000 1101 1000 → 0D8

黒を0、
白を1にする。




数値化された画像

1040881FC3767FF5FD5050D8

カラービットマップ(カラー画像)

1ドットに複数のbitを割り当て、多値を表現する。



スーパーマリオブラザーズ
©Nintendo より

ファミリーコンピュータ(任天堂,1983年)では、1ドットに 2bitを割り当てている。


そのため、キャラクターは最大4色(そのうち1色は背景の透明色)で表現されている。(カラーパレット方式)

現在の一般的なコンピュータは、1ドットに24bitを割り当て、最大16,777,216色を表現できる。

ビットマップフォント

点の集合 (ビットマップ) でつくられたフォント

文字「お」



デザイン参考:
8x8日本語フォント「美咲フォント」

0010 0100	24
1111 0010	F2
0010 0000	20
0011 1100	3C
0110 0010	62
1010 0010	A2
0110 0100	64
0000 0000	00

24F2203C62A26400

課題 1

- ❖ 教科書29ページ 演習問題
- ❖ これまでの講義についての感想
どのような内容(感想・要望)でも良い。

提出日時: 12月5日(水) 講義開始前

レポートの作成について

- ❖ 岡山理大学専用のレポート用紙に書く。
- ❖ ホッチキスまたは糊で綴じる。
- ❖ 学生番号、氏名、講義名、提出日を書く。
- ❖ 途中の計算過程を書く。
- ❖ 解答した後、教科書の正答を見て、赤ペンで○×をつける。
- ❖ 間違えた問題、解けなかった問題は赤ペンで計算過程と正答を書く。

論理回路

✦ 内容

- ① 論理演算 (ブール代数)
- ② ブール代数の公理
- ③ 論理式の簡単化
- ④ 組み合わせ論理回路
- ⑤ 順序回路



演算回路の設計

① 回路化したい計算式 $d = a + b$

② 論理式 $S = A \oplus B$
 $C = A \cdot B$

③ 論理回路

④ デジタル回路



論理演算(ブール代数)

重要

真 (true) と偽 (false) の2状態を扱う
演算

論理値





真 ... 1

偽 ... 0



2進数 (0, 1) の演算の実現に適している。

基本論理演算


重要

	演算記号	回路記号
論理積 AND	$A \cdot B$	 A logic symbol for an AND gate, consisting of a D-shaped symbol with two input lines on the left labeled 'A' and 'B', and one output line on the right.
論理和 OR	$A + B$	 A logic symbol for an OR gate, consisting of a symbol with a curved left side and a pointed right side, with two input lines on the left labeled 'A' and 'B', and one output line on the right.
排他的論理和 Exclusive OR (XOR)	$A \oplus B$	 A logic symbol for an Exclusive OR (XOR) gate, consisting of a symbol with a curved left side and a pointed right side, with two input lines on the left labeled 'A' and 'B', and one output line on the right.
否定 NOT	\bar{A}	 A logic symbol for a NOT gate, consisting of a triangle pointing to the right with a small circle at its tip, and one input line on the left labeled 'A' and one output line on the right.


基本論理演算

	式の表記	回路記号
否定論理積 NAND	$\overline{A \cdot B}$	
否定論理和 NOR	$\overline{A + B}$	

3入力の場合



$$A \cdot B \cdot C$$





$$A + B + C$$

基本論理演算の真理値表


重要

入力値		出力値			
A	B	$A \cdot B$	$A + B$	$A \oplus B$	\bar{A}
0	0	0	0	0	1
0	1	0	1	1	
1	0	0	1	1	0
1	1	1	1	0	


トランジスタによる論理回路の構成



AND回路




NOT回路





※ 回路構成の一例

ロジックIC（集積回路）



Wikipedia「汎用ロジックIC」より



ビット演算

1001
AND 1010
1000

1001
OR 1010
1011

1001
XOR 1010
0011

NOT 1001
0110

C言語の論理演算子(参考)

ビット演算子

演算名	記号	例
AND	&	a & b
OR		a b
XOR	^	a ^ b
NOT	~	~a

1bit ごとに論理演算を行う。

結合演算子

演算名	記号	例
AND	&&	a>0 && b>0
OR		a>0 b>0
XOR		なし
NOT	!	!(a>0)

非0を真、0を偽とみなして、論理演算を行う。

ブール代数の公理

重要

♣ べき等則

♣ 交換則

♣ 結合則

♣ 吸収則

♣ 分配則

♣ 二重否定

♣ ド・モルガン則

♣ 単位元

♣ 零元

♣ 補元

公式は別紙資料を参照せよ。

演算回路の作成手順

- ① 真理値表の作成
- ② 論理式の組み立て
- ③ 論理式の簡単化
- ④ 論理回路への置き換え

半加算器

重要

真理值表


A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

論理式

$$C = A \cdot B$$

$$S = A \oplus B$$

論理回路



全加算器

重要

真理值表


A	B	Z	C	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

論理式

$$\begin{aligned}C &= \bar{A} \cdot B \cdot Z + A \cdot \bar{B} \cdot Z + \\ & A \cdot B \cdot \bar{Z} + A \cdot B \cdot Z \\ &= A \cdot B + B \cdot Z + A \cdot Z\end{aligned}$$


$$\begin{aligned}S &= \bar{A} \cdot \bar{B} \cdot Z + \bar{A} \cdot B \cdot \bar{Z} + \\ & A \cdot \bar{B} \cdot \bar{Z} + A \cdot B \cdot Z\end{aligned}$$

2入力4出力デコーダ



2入力1出力マルチプレクサ

イメージ図



$S = 0$ のとき $Z = A$

$S = 1$ のとき $Z = B$

真理値表と論理式

2入力4出力デコーダ

A0	A1	D0	D1	D2	D3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

$$D0 = \overline{A0} \cdot \overline{A1}$$

$$D1 = \overline{A0} \cdot A1$$

$$D2 = A0 \cdot \overline{A1}$$

$$D3 = A0 \cdot A1 \quad Z = \overline{S} \cdot A + S \cdot B$$

2入力1出力 マルチプレクサ

S	A	B	Z
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1


カルノー図

重要

真理値表

A	B	C	Z
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

カルノー図



カルノー図による簡単化①

重要

- ❖ 「1」のみを四角形で囲む。
- ❖ 四角形の幅は、1、2、4のいずれかにする。
- ❖ 可能限り大きな四角形で囲む。
- ❖ 四角形の数を最小にする。

Z		AB			
		00	01	11	10
C	0	1	1	0	0
	1	1	1	0	1

上下、左右は繋がっていると考え、四角形が重なっても良い。

カルノー図による簡単化②

重要

- ① 各四角形において、入力値が 0 または 1 の片方しか含まれていない変数で、論理積項を表す。
- ② すべての論理積項の論理和を求める。

Z		AB			
		00	01	11	10
C	0	1	1	0	0
	1	1	1	0	1

$$\begin{aligned} A &= 0, 1 \\ B &= 0 \\ C &= 1 \end{aligned}$$


$$\begin{aligned} A &= 0 \\ B &= 0, 1 \\ C &= 0, 1 \end{aligned}$$

\bar{A}


$$Z = \bar{A} + \bar{B} \cdot C$$

$\bar{B} \cdot C$

真理値表から簡単化した論理式をつくる



カルノー図による論理式の簡単化



課題 2

- ❖ 教科書52ページ 演習問題1, 2, 3, 5, 6
- ❖ これまでの講義についての感想
どのような内容(感想・要望)でも良い。

提出日時: 12月17日(月) 講義開始前

中間試験 12月17日

論理回路の種類


❖ 組合せ論理回路

現在の入力値によって出力値が定まる。

❖ 順序回路

現在の入力値と過去の入力値によって出力値が定まる。

順序回路



フリップフロップ回路
1bitの値を保持する回路

RSフリップフロップ

重要


入力信号

R リセット S セット

出力信号

$Q_{(n)}$ 時刻 n のときの出力


タイミングチャート



動作表


R	S	$Q_{(n)}$
0	0	$Q_{(n-1)}$
0	1	1
1	0	0
1	1	不定

フリップフロップの仕組み




A	B	A NOR B
0	0	1
0	1	0
1	0	0
1	1	0

フリップフロップの仕組み




A	B	A NOR B
0	0	1
0	1	0
1	0	0
1	1	0

フリップフロップの仕組み




A	B	A NOR B
0	0	1
0	1	0
1	0	0
1	1	0

フリップフロップの仕組み



A	B	A NOR B
0	0	1
0	1	0
1	0	0
1	1	0

フリップフロップの仕組み



A	B	A NOR B
0	0	1
0	1	0
1	0	0
1	1	0

JKフリップフロップ

重要


入力信号

J セット K リセット

動作表

J	K	$Q_{(n)}$
0	0	$Q_{(n-1)}$
0	1	0
1	0	1
1	1	$\overline{Q_{(n-1)}}$

タイミングチャート



同期式フリップフロップ

クロック信号

複数の電子回路の間で信号の送受信のタイミングを合わせる(同期をとる)ために用いる一定周期の信号

同期式フリップフロップ

クロック信号の立上り(または立下り)のときの入力値で動作するフリップフロップ

その他のフリップフロップ

Dフリップフロップ

入力信号 D を1クロック周期保持する。

Tフリップフロップ

トリガ信号 T が入力されるたびに出力を反転する。

フリップフロップの応用

CPUの中の記憶装置

✦ レジスタ

✦ シフトレジスタ

✦ カウンタ

✦ 基本記憶素子(キャッシュメモリ)


レジスタ

重要

演算に用いる値や
命令コードなどを
一時的に記憶する
装置

4bitの値 $I_4I_3I_2I_1$
を記憶するレジスタ


クロック信号



シフトレジスタ

クロック信号が入力されるたびに、数値が1bitシフトするレジスタ

データを1bitずつ送信する(シリアル通信)。




カウンタ

重要

入力信号のパルス数をかぞえる機能を持つレジスタ


クロック信号



入力信号の立下りで動作することを表す。

基本記憶素子

アレイ状のメモリを構成する1bitの記憶素子



CPUのキャッシュメモリのBMCは、フリップフロップを用いている。